

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04277986 A

(43) Date of publication of application: 02.10.92

(51) Int. CI

H04N 5/335

(21) Application number: 03062521

(22) Date of filing: 05.03.91

(71) Applicant:

OLYMPUS OPTICAL COLTD

(72) Inventor:

NAKAMURA JUNICHI


(54) SOLID-STATE IMAGE PICKUP DEVICE AND ITS DRIVE METHOD

(57) Abstract:

PURPOSE: To realize the solid-state image pickup device and its drive method by scanning a light receiving picture element area while dividing the area so as to obtain a high frame rate.

CONSTITUTION: A shift register used for scanning a light receiving picture element is formed by connecting unit circuits comprising 2-stages of clocked inverters in cascade. Then the shift registers are divided into three blocks A, B, C and start pulses ϕSTA, ϕSTB, ϕSTC are fed respectively independently to each of the blocks A, B, C and clock pulses ϕ1,/ϕ1, ϕ2,/ϕ2 are applied in common. The output from each output terminal of each of the blocks A, B, C is changed by controlling the pulse waveform of the transfer clock pulses and the start pulse fed to each of the blocks A, B, C to scan part or all of the light receiving picture elements.

COPYRIGHT: (C)1992,JPO&Japio



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-277986

(43)公開日 平成4年(1992)10月2日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/335

E 8838-5C

審査請求 未請求 請求項の数4(全 10 頁)

(21)出願番号

(22)出願日

特願平3-62521

平成3年(1991)3月5日

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ケ谷2丁目43番2号

(72)発明者 中村 淳一

東京都渋谷区幡ケ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 最上 健治

(54) 【発明の名称】 固体撮像装置及びその駆動方法

(57)【要約】

【目的】 受光画素領域を分割して走査し高フレームレートを得ることのできる固体撮像装置及びその駆動方法を提供する。

【構成】 受光画素の走査に用いるシフトレジスタを2段のクロックドインバータからなる単位回路を縦続接続して構成する。そして該シフトレジスタを3つのブロックA,B,Cには、それぞれ独立にスタートパルスゆ5TA,ゆ5TA,ゆ5TA,ゆ5TCを供給すると共に、共通にクロックパルスゆ1,/ゆ1,ゆ2./ゆ2 を供給する。各ブロックA,B,Cに供給する前記スタートパルス及びクロックパルスのパルス波形を制御することにより、各ブロックA,B,Cの各出力端子からの出力を変え、受光画素の一部又は全部を走査する。



(2)

特開平4-277986

1

【特許請求の範囲】

【請求項1】 シフトレジスタに供給する複数の転送クロックパルスのある状態において、シフトレジスタの全ての出力を同一状態にすることのできるシフトレジスタを受光画素の走査手段として備えた固体撮像装置において、1つのシフトレジスタを複数のブロックに分割し、スタートパルスを分割したブロック毎に独立に供給して全てのあるいは一部の受光画素の情報を読み出すように構成したことを特徴とする固体撮像装置。

【請求項2】 前記分割ブロック毎に独立に供給される 10 スタートバルスは、トライステートバッファを介してシフトレジスタの各分割ブロックの所定のノードに入力されるようにし、前記ノードがフローティング状態にあるタイミングにトライステートバッファが活性化され、前記ノードにスタートバルスが印加されるように構成したことを特徴とする請求項1記載の固体操像装置。

【請求項3】 シフトレジスタに供給する複数の転送クロックパルスのある状態において、シフトレジスタの全ての出力を同一状態にすることのできるシフトレジスタを受光画素の走査手段として備えた固体撮像装置の駆動 20方法において、一つのシフトレジスタを複数のブロックに分割してスタートパルスを分割したブロック毎に独立に供給し、該分割ブロック毎に供給するスタートパルスと分割ブロック共通に供給する転送クロックパルスのパルス波形を制御して、全てのあるいは一部の受光画素の情報を読み出すことを特徴とする固体撮像装置の駆動方法

【請求項4】 前記分割プロック毎に独立に供給されるスタートパルスは、トライステートパッファを介してシフトレジスタの各分割プロックの所定のノードに入力さ 30 れるようにし、前記ノードがフローティング状態にあるタイミングにトライステートバッファが活性化され、前記ノードにスタートパルスが印加されるようにしたことを特徴とする請求項3記載の固体操像装置の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、高速度カメラシステムに使用される固体撮像装置及びその駆動方法に関する。

[0002]

【従来の技術】従来、高速度カメラシステムに使用される固体撮像装置では、高フレームレートを実現するために、受光部を複数個のブロックに分割し、その各々のブロックの出力を並列に取り出すことができるように構成されている。

【0003】例えば、IEEE Transactions on Electron Devices, Vol. ED-19, No. 9, 1982pp. 1469-1477には、図17に示す構成のイメージセンサが示されている。このイメージセンサでは、受光領域100を6つのブロック101-1, 101-2. ・・・ 101-6 に分け、それぞれが32本の 50

2

並列出力を持っている。各プロックはシーケンシャルに選択されるが、1つのプロックのみを連続的に選択することにより、TVモニタへの表示領域は1/6になるが、6倍のフレームレートを得ることができる。水平方向の画素出力はシフトレジスタ102からの選択パルスにより読み出されるようになっている。なお図17において、103は外部クロック発生手段、104はプロックアドレス手段、105は出力選択用FET、106は結合マトリクスである。

2 【0004】またEG & G RETICON社カタログRA 2.56 8 Nには、図18に示すような構成の高速イメージセンサが示されている。このイメージセンサは、複数個の水平走査回路201,202,・・・207,208を備えており、その個数分の出力端子211,212,・・・218 が設けられている。この図示例では、水平走査回路 201と202,203と204,・・・207と208で組になっており、受光領域を4つのブロックに分けている。それぞれの水平走査回路は同時に走査させることができるので、4倍のフレームレートが得られるようになっている。

0 【0005】またテレビジョン学会技術報告、Vol. 10, No.52, pp. 31~36, 1987の伊沢氏他の"可変電子シャッタ付TSL撮像素子"という論文においては、スタートパルスを入力することで、内部状態がクリアされるシフトレジスタを備えたTSL (Transversal Signal Line) 撮像素子が示されており、出画したい場所まで高速走査を行うことにより、図19に示したようなウィンドウ処理ができることが開示されている。

[0006]

【発明が解決しようとする課題】ところで図17に示した 従来のイメージセンサにおいては、受光部の複数の分割 ブロックは経方向のみに分割されているので、最高フレ ームレートでのTVモニタ表示は横長のパターンに固定 されるため、水平方向に受光領域を分割して更に高フレ ームレートを得ることはできない。

【0007】また図18に示したイメージセンサでは、図17に示したものとは逆に垂直方向に受光領域を分割することができない。また1プロックの水平走査回路を1プロックの受光領域の水平方向の範囲内におさめるため、図18に示すように上下方向に2つ走査回路をもたせるような工夫が必要である。一般に走査回路は、その両端部に付加回路が必要なため、複数の走査回路を設ける構成では、画素が微細化した場合に、レイアウトが困難にな

【0008】一方、図19に示した従来の撮像素子においては、図17及び図18に示した従来例に比べ出画領域の設定は自由に行えるが、高速走査と通常走査が混在しているため、制御が煩雑であること、更には出画中は通常走査になるため、シフトレジスタの高速性を生かしきれないという問題点を有する。

【0009】本発明は、従来の固体撮像装置における上

(3)

特開平4-277986

記問題点を解消するためになされたもので、簡単な構成 で水平、垂直両方向に受光領域を分割して高フレームレ ートを得ることのできる固体撮像装置及びその駆動方法 を提供することを目的とする。

[0010]

【課題を解決するための手段及び作用】上記問題点を解 決するため、本発明は、シフトレジスタに供給する複数 の転送クロックパルスのある状態において、シフトレジ スタの全ての出力を同一状態にすることのできるシフト 置において、1つのシフトレジスタを複数のプロックに 分割し、スタートパルスを分割したプロック毎に独立に 供給して全てのあるいは一部の受光画素の情報を読み出 すように構成するものである。

【0011】このように構成した固体撮像装置において は、複数に分割されたシフトレジスタの各分割プロック に、ブロック毎に独立にスタートパルスが供給され、そ れにより受光画素は該シフトレジスタにより一部あるい は全てが走査されて信号が読み出され、一部のみを繰り 返し走査した場合は、高フレームレートが実現できる。 [0012]

【実施例】次に実施例について説明する。 図1は、本発 明に係る固体操像装置における受光部の駆動走査部を構 成するシフトレジスタの第1実施例を示す回路構成図で ある。この実施例は、1段のCMOSクロックドインバ ータ1と、2段のCMOSクロックドインパータ1-O ii, $1-E_{ii}$ (i=1, 2, 3, j=A, B, C) m_{ij} なる単位回路を9段縦続接続したものとで構成され、各 単位回路にはそれぞれ出力端子O1A, O2A, ・・・ O3cが 設けられており、3つのブロックA, B, Cに分割され 30 て独立に出力できるようになっている。

【0013】上記図1に示したシフトレジスタの説明に 入る前に、2段のCMOSクロックドインバータからな る単位回路について説明する。図2は該単位回路のプロ ック構成図で、図3はトランジスタレベルで示した回路 図である。1段目のクロックドインバータ1-0は、直 列接続された2個のp-MOSFET11, 12と同じく直 列接続された2個のn-MOSFET13, 14とを直列接 続し、p-MOSFET12とn-MOSFET13の各ゲ 11のゲートにはクロックパルスφ1、n-MOSFET 14のゲートにはクロックパルス / ゆ: が印加するように 構成されている。

【0014】また2段目のクロックドインパータ1-E は同様にp-MOSFET15, 16とn-MOSFET1 7、18とからなり、p-MOSFET16とn-MOSF ET17の各ゲートには1段目のクロックドインバータ1 -Oの出力端19が接続され、p-MOSFET15のゲー トにはクロックパルス ϕ_2 、n-MOSFET18のゲー トにはクロックパルス / φ₂ が印加するように構成され 50 フトレジスタの動作を説明する。図6はブロックA,

ている。そして、p-MOSFET11, 15のソースは電 源Vssに、n-MOSFET14, 18のソースは電源Vss に接続されている。なお単位回路としては、入力信号 1 Nとクロックパルスφ: , /φ1 , φ2 , /φ2 の印加 方法を変えた図4に示す構成のものも用いることができ

【0015】次に、図5のタイミングチャートを用いて 単位回路の動作を説明する。 t=to で入力パルスIN が "H" レベルとなり、 $t = t_1$ でクロックパルス θ_1 レジスタを受光画素の走査手段として備えた固体撮像装 10 が"L"レベルとなると、1段目のクロックドインバー タ1-Oのp-MOSFET11, n-MOSFET13,1 4が導通し、1段目のクロックドインパータの出力端19 (ノードaの出力) は、"L" レベルとなる。次にt=t: でクロックパルス o2 が "L" レベルとなると、2 段目のクロックドインバータ1-Eのp-MOSFET 15, 16, n-MOSFET18が導通し、2段目のクロッ クドインパータ1-Eの出力OUTは "H" レベルとな る。 $t = t_1$ で入力パルス I Nが "L" レベルとなった 後、クロックパルス φ1 が "L" レベルになると、上記 と同様な動作の結果、1段目のクロックドインパータの 出力a (19) は "H" レベルとなる。 t = t, でクロッ クパルスφ₂ が "L" レベルとなると、上記と同様な動 作の結果、出力〇UTは"L"レベルとなる。以上の説 明から、ノードaすなわち1段目の出力端19は、クロッ クパルスφ: が "H" レベルの期間はフローティング状 態であることがわかる。

> 【0016】次に図1に示したシフトレジスタの説明に 戻る。シフトレジスタのスタートパルス osti (j= A, B, C) は、ブロック毎に独立に入力する。そして 例えば、プロックAをとばしてブロックBのみに順次パ ルスを出力してBプロックで駆動される受光部のみ順次 走査するときには、スタートパルス Ф 5 7 8 のみを活性化 する。プロックBの走査終了後、プロックCを走査しな いようにする方法については後述する。

【0017】次にスタートパルス ϕ sri (j=A, B, C) をシフトレジスタの途中のノードに入力する方法に ついて説明する。2-1,2-2,2-3はトライステ ートパッファーであり、φsτ」(j = A, B, C)が "H" レベルのときに、入力を出力側に伝え、 "L" レ ートに共通に入力信号INを印加し、p-MOSFET 40 ペルのときには出力はハイインピーダンス状態となる。 トライステートパッファー2-1, 2-2, 2-3の出 力端3-1,3-2,3-3は、シフトレジスタを構成 するクロックドインパータ1-O:; (j=A, B, C) の出力端とクロックドインバータ1-Eij(j=A, B, C)の入力端との接続部、すなわちノードa, b, cにそれぞれ接続される。各トライステートバッファー 2-1, 2-2, 2-3の入力端にはクロックパルス / ø: を入力する。

【0018】次に図6及び図7を用いて図1に示したシ

B, Cで駆動される受光部を全て走査する通常走査の場 合の信号波形を示す図である。スタートパルスφs:A を クロックパルス ϕ : の立ち上がりに同期して "H" レベ ルとする。トライステートバッファー2-1は、このス タートパルス ϕ srx が "H" レベルの期間($t = t_1$ ~ t_1)、クロックパルス/ ϕ : を出力する。t = t: ~ t3 では、上述したように、クロックドインバータ1-E14の入力は、もしトライステートパッファー2-1の 出力端3-1が接続されていなければフローティング状 となる。初段のクロックドインバータ1の入力は "H" レベルとなっているので、t=t。 $\sim t$ 。ではクロック ドインパータ1-Oixは導通状態となり、ノードaは "H" レベルとなろうとするが、トライステートバッフ r-2-1の出力も、 $/\phi_1 = "H"$ レベルとなるの で、ノードaは"H"レベルとなる。出力端子O1xの出 カは、ノードaの状態がクロックパルス o2 が "L" レ ベルとなると、クロックドインバータ1-Eixに取り込 まれるので、 $t=t_2$ で "H" レベルとなる。以下クロ ックパルスに同期して順次シフトされていく。トライス テートパッファー2-2, 2-3は、常にスタートパル スφsia, φsic とも "L" レベルであるので、常にハ イインピーダンス状態にあり、シフト動作に影響を与え ない。

【0019】図7は、ブロックBで駆動される受光部の みを走査する場合の信号波形を示す図である。この場合 は、スタートパルス osta , osta とも "L" レベルと しておく。スタートパルスφετε がクロックパルスφι の立ち上がりに同期して"H"レベルとなると、図6に 関する説明と同様に動作して、出力端子〇:3、〇23、〇 38からパルスが順次出力される。出力端子O38に出力が 現れた後、t = ts でクロックパルス ϕ_1 , ϕ_2 とも "L"レベルとすると、シフトレジスタを構成する全て のクロックドインパータが導通し、初段のクロックドイ ンバータ 1 の入力は "H" レベルであるので、全ての出 カ端子O: A ~ O a c の出力は "L" レベルとなる。 つまり クロックパルス ϕ_1 , ϕ_2 を同時に "L" レベルとする ことにより、シフトレジスタのシフト動作を止めること ができる。

【0020】図8は、シフトレジスタの第2実施例を示 40 す回路構成図である。この実施例は、図9に示す単位回 路を多段接続して構成されており、3つのプロックA. B、Cに分割されて独立に出力できるようになってい る。

【0021】まず単位回路の構成とその動作について説 明する。単位回路は図9に示すように、n-MOSFE T21とインパータ22とp-MOSFET23とインパータ 24との直列回路からなり、n-MOSFET21のゲート にはクロックパルスφ2 を、p-MOSFET23のゲー トにはクロックパルスφ: を印加するようになってい 50 トレジスタ32, 水平シフトレジスタ33とで構成されてい

る。このような構成の単位回路において、図10に示すよ クロックパルスφ: が "H" レベルとなると、n-MO SFET21が導通し、ノードaは"L"レベルとなる。 t=t2 でクロックパルス o: が "L" レベルになる と、p-MOSFET23が導通し、出力OUTは"H" レベルになる。 t = t3 で入力信号 I Nが "L" レベル となり、クロックパルスøz が "H" レベルとなると、 n-MOSFET21が導通し、ノードaは"H"レベル 態にあるので、そのノードaは、 / ϕ_1 = "L" レベル 10 となる。 $t = t_1$ でクロックパルス ϕ_1 が "L" レベル になると、p-MOSFET23が導通し、出力OUTは "L" レベルになる。ノードaは、クロックパルス φ2 が"L"レベルの期間はフローティング状態にある。

> 【0022】次に、図11及び図12の信号波形図を用いて 図8に示したシフトレジスタの初段部分の動作を説明す る。25はトライステートバッファーで、制御端子 I Nが "H" レベルのとき、入力クロックパルス /φ₂ を出力 し、制御端子 I Nが"L"レベルのときには、出力はハ イインピーダンス状態となる。トライステートパッファ 20 -25の出力はインバータ22の入力のノードa'に接続さ れる。n-MOSFET21のソースは電源Vssに接続さ

【0023】トライステートバッファー25の制御端子 I Nは $t = t_1 \sim t_1$ で "H" レベルとなり、入力クロッ クパルス /φ2 を出力する。トライステートバッファー 25の出力端が接続されるn-MOSFET21とインバー タ22との接続点であるノードa'はクロックバルス o2 が "H" レベルのとき "L" レベルとなるので、t=t $_2 \sim t_4$ の期間 "H" レベルとなる。 $t=t_3$ でクロッ クパルスφιが"L"レベルとなると、p-MOSFE T23が導通し、図10において説明したように、出力OU Tは $t = t_3 \sim t_5$ の期間 "H" レベルとなる。これ以 降、順次クロックパルスφ1 の立ち下がりに同期して出 力が現れる。

【0024】図8のシフトレジスタにおいてシフト動作 を開始したいプロックのスタートパルス ost」(j= A, B, C) を図12に示したタイミングで"H"レベル とすれば、そのプロックからシフト動作が開始される。 次段以降のトライステートパッファーの制御端子は "L" レベルとなっているため、トライステートパッフ ァーの出力はハイインピーダンス状態にあり、シフト動 作に影響を与えない。シフトレジスタのシフト動作を止 めるには、図7に示した第1実施例の場合と同様の考え 方で、同時にクロックパルスφ1を "L" レベル、クロ ックパルス o2 を "H" レベルとすればよい。

【0025】図13は、図1に示した第1実施例のシフト レジスタを用いた固体撮像装置の構成例を示す概略構成 図である。この固体撮像装置は、9×9画素からなる受 光部31と図1に示したシフトレジスタからなる垂直シフ

30

る。この構成例では、3×3画素を1ブロックとする読 み出しが行えるようになっている。雨素は、MOSイメ ージセンサ、CMDイメージセンサ、SITイメージセ ンサ、AMIイメージセンサなどX-Yアドレス可能な **国素であれば何れでも用いることができる。なお画素の**

種類に応じて読み出し回路は適宜変更される。

. 7

【0026】図14は、受光部の全画面を読み出す場合の パルスタイミングを示す図で、スタートパルスゆsrs, φsic, φsis, φsic は "L" レベルとしておく。垂 直シフトレジスタ32で受光部31のある1行が選択されて 10 いる期間(垂直選択期間)に、水平シフトレジスタ33で 水平方向の9 画素を順次走査することにより、全画面の 国素信号が出力線34を介して時系列的に読み出され、信 号出力Sig が得られる。

【0027】図15は、受光部31の中央部の3×3画素の みを繰り返し走査する場合のパルスタイミングを示す図 である。この場合は、垂直シフトレジスタ32のプロック B及び水平シフトレジスタ33のプロックbからのみ順次 パルスが出力するように、スタートパルス及び各クロッ クパルスの波形を図示のように選定する。この場合のス 20 タートパルス及び各クロックパルスのタイミングは、図 7に示した第1実施例のシフトレジスタの分割走査用の 信号波形を、垂直及び水平シフトレジスタ32、33に適用 したものとなる。

【0028】図16に受光部31の選択領域の例を示す。図 14に示したパルスタイミングで垂直シフトレジスタ及び 水平シフトレジスタを動作させた場合は、(F)で示す 全領域選択に対応し、図15に示したパルスタイミングで 動作させた場合は、(A)で示す選択領域に対応する。 垂直及び水平シフトレジスタへのスタートパルス及びク 30 構成図である。 ロックパルスの波形の簡単な制御だけで、選択領域の大 きさ及び位置を、図示例に限らず、種々に設定すること ができる。

【0029】上記構成例では、エリアセンサに適用した ものを挙げて説明したが、本発明はラインセンサにも適 用できることは言うまでもない。

[0030]

【発明の効果】以上実施例に基づいて説明したように、 本発明によれば、複数に分割されたシフトレジスタの各 分割プロックに、プロック毎に独立にスタートパルスが 40 15 p-MOSFET 供給されるので、受光画素の一部のみを繰り返し走査す ることができ、高フレームレートが実現できる。また受 光国素の走査選択領域の大きさ及び位置は、分割ブロッ クの範囲内において、独立に供給するスタートパルスの 選定により任意に設定することができる。

【図面の簡単な説明】

【図1】本発明に係る固体撮像装置に用いるシフトレジ スタの第1実施例を示す回路構成図である。

【図2】図1に示したシフトレジスタを構成する単位回 路を示すプロック構成図である。

【図3】図2に示した単位回路のトランジスタレベルで の回路構成を示す図である。

【図4】単位回路の他の構成例を示す図である。

【図5】図3に示した単位回路の動作を説明するための 信号波形を示す図である。

【図6】図1に示したシフトレジスタにより通常走査を 行う場合の信号波形を示す図である。

【図7】図1に示したシフトレジスタにより分割走査を 行う場合の信号波形を示す図である。

【図8】シフトレジスタの第2実施例を示す回路構成図 である。

【図9】図8に示したシフトレジスタを構成する単位回 路を示す回路構成図である。

【図10】図9に示した単位回路の動作を説明するための 信号波形を示す図である。

【図11】図8に示したシフトレジスタの初段部分を示す 国路構成図である。

【図12】図11に示した初段部分の動作を説明するための 信号波形を示す図である。

【図13】図1に示したシフトレジスタを用いた固体撮像 装置の構成例を示す図である。

【図14】図13に示した固体撮像装置において通常走査を 行う場合の信号波形を示す図である。

【図15】図13に示した固体撮像装置において分割走査を 行う場合の信号波形を示す図である。

【図16】受光部の分割選択領域の例を示す図である。

【図17】従来のイメージセンサの構成例を示すプロック 構成図である。

【図18】従来のイメージセンサの他の構成例を示す回路

【図19】従来の他のイメージセンサによるウィンドウ処 理を説明するための図である。

【符号の説明】

1 初段CMOSクロックドインパータ

2-1, 2-2, 2-3 トライステートパッファ

11 p-MOSFET

12 p-MOSFET

13 n-MOSFET

14 n-MOSFET

16 p-MOSFET

17 n-MOSFET

18 n-MOSFET

21 n-MOSFET

22 インバータ

23 p-MOSFET

24 インパータ

25 トライステートパッファ

31 受光部


50 32 垂直シフトレジスタ

(6) 特開平4-277986 10 33 水平シフトレジスタ 【図1】 [図2] фзтс ~2-3 -3-3 19: 142 Q14 — ブロックA-— ブロックB → 十 ブロックC--[図3] [図4] 【図5】 IN ø, **#**2 19(a) IN> OUT 14. [図9] 【図6】 [図19] OIA O2A 再速走査 Оза Озв О2В 垂直走查停止 O35 Oic 0x Озс tit2 t3 t4


(7)

特開平4-277986







【図10】



[図8]




【図11】




(8)


特開平4-277986



[図13]



【図14】




Sig William Juni IIII -----


(9)

特開平4-277986







【図16】



(D)



【図17】



100: 受光領域

101-1, --- 101-6 : 7079

(10)

特開平4-277986

【図18】

